GDOC-2017-67236

Control digital con FPGA de etapas de potencia - [67236]


Curso: 2017-2018

Universidad de Zaragoza, Zaragoza

Titulación: Máster Universitario en Ingeniería Electrónica

Idioma: Español

Profesor(es): JOSÉ IGNACIO ARTIGAS, MAESTRE ; LUIS ÁNGEL BARRAGÁN, PÉREZ

Resumen: Breve presentación de la asignatura. La asignatura forma al alumno en la descripción con VHDL e implementación en FPGA de sistemas electrónicos de control digital de etapas de potencia. Se abordan tanto las técnicas básicas de generación de las señales de disparo de los dispositivos como la implementación en coma fija de un regulador lineal y su simulación en lazo cerrado. Finalmente, se contemplan ejemplos completos de aplicación.

Creative Commons Debe reconocer adecuadamente la autoría, proporcionar un enlace a la licencia e indicar si se han realizado cambios. Puede hacerlo de cualquier manera razonable, pero no de una manera que sugiera que tiene el apoyo del licenciador o lo recibe por el uso que hace. No puede utilizar el material para una finalidad comercial. Si remezcla, transforma o crea a partir del material, deberá difundir sus contribuciones bajo la misma licencia que el original.



Este registro pertenece a las colecciones:
Materiales académicos > Guías docentes > Arquitectura e Ingeniería > Mastéres de Ingeniería y Arquitectura > Máster Universitario en Ingeniería Electrónica
Materiales académicos > Guías docentes > Guías docentes: Curso 2017-2018



Volver a la búsqueda

Guide (english):
Descargar el texto completoPDF
Guía (idioma español):
Descargar el texto completoPDF
Valore este documento:

Rate this document:
1
2
3
 
(Sin ninguna reseña)