GDOC-2017-67236

Control digital con FPGA de etapas de potencia - [67236]


Curso: 2017-2018

Universidad de Zaragoza, Zaragoza

Titulación: Máster Universitario en Ingeniería Electrónica

Idioma: Español

Profesor(es): JOSÉ IGNACIO ARTIGAS, MAESTRE ; LUIS ÁNGEL BARRAGÁN, PÉREZ

Resumen: Breve presentación de la asignatura. La asignatura forma al alumno en la descripción con VHDL e implementación en FPGA de sistemas electrónicos de control digital de etapas de potencia. Se abordan tanto las técnicas básicas de generación de las señales de disparo de los dispositivos como la implementación en coma fija de un regulador lineal y su simulación en lazo cerrado. Finalmente, se contemplan ejemplos completos de aplicación.

Creative Commons You must give appropriate credit, provide a link to the license, and indicate if changes were made. You may do so in any reasonable manner, but not in any way that suggests the licensor endorses you or your use. You may not use the material for commercial purposes. If you remix, transform, or build upon the material, you must distribute your contributions under the same license as the original.



Este registro pertenece a las colecciones:
Academic resources > Academic guides > guias-docentes-ingenieria-arquitectura > masteres-ingenieria-arquitectura > master-ingenieria-electronica
Academic resources > Academic guides > Guías docentes: Curso 2017-2018



Back to search

Guide (english):
Download fulltextPDF
Guía (idioma español):
Download fulltextPDF
Rate this document:

Rate this document:
1
2
3
 
(Not yet reviewed)