000074504 001__ 74504 000074504 005__ 20180822120400.0 000074504 037__ $$aGDOC-2017-67236 000074504 041__ $$aspa 000074504 041__ $$aeng 000074504 100__ $$0(orcid)0000-0002-8007-5613$$1143799$$aJOSÉ IGNACIO ARTIGAS, MAESTRE 000074504 24500 $$967236$$aControl digital con FPGA de etapas de potencia 000074504 24200 $$967236$$aFPGA-based digital control for power converters 000074504 260__ $$aZaragoza$$bUniversidad de Zaragoza$$c2017-2018 000074504 520__ $$aBreve presentación de la asignatura. La asignatura forma al alumno en la descripción con VHDL e implementación en FPGA de sistemas electrónicos de control digital de etapas de potencia. Se abordan tanto las técnicas básicas de generación de las señales de disparo de los dispositivos como la implementación en coma fija de un regulador lineal y su simulación en lazo cerrado. Finalmente, se contemplan ejemplos completos de aplicación. 000074504 521__ $$9657$$aMáster Universitario en Ingeniería Electrónica$$bMaster's in Electronic Engineering 000074504 540__ $$aby-nc-sa$$bCreative Commons$$c3.0$$uhttp://creativecommons.org/licenses/by-nc-sa/3.0/ 000074504 700__ $$0(orcid)0000-0003-4633-4551$$1150230$$aLUIS ÁNGEL BARRAGÁN, PÉREZ 000074504 830__ $$9527 000074504 8564_ $$s17951$$uhttps://zaguan.unizar.es/record/74504/files/guia-67236-es.pdf$$yGuía (idioma español) 000074504 8564_ $$s8957$$uhttps://zaguan.unizar.es/record/74504/files/guia-67236-en.pdf$$yGuide (english) 000074504 970__ $$aGDOC-2017-67236 000074504 980__ $$aGDOC$$bEngineering and Architecture$$bIngeniería y Arquitectura$$c110